UltraEdit如何配置Verilog环境
时间:10-02
整理:3721RD
点击:
UltraEdit如何配置Verilog环境?不是语法高亮问题,而是在UltraEdit如何设置检查你所编写的Verilog程序语法没有错误!谢谢了!
应该不能语法检查吧,应该可以关键字高亮显示!
可以的呢,我师兄给我看了他的,证明可行!
同问,如何设置?
坐等大神回复。 不过,我用的是Notepad++
其实是调用modelsim的vlog命令来检测语法错误的
ue调用可以调用外部程序,例如调用modelsim中的vlog来综合verilog代码。你可以去ue官网搜搜看,可以实现很多功能。
see see
使用notepad++ 自带verilog高亮
已经搞定,谢谢各位的支持,附上链接:http://blog.sina.com.cn/s/blog_6d03e99b0100ljuu.html
我以为就是高亮显示
你这个链接有用,谢谢分享!
我想知道UltraEdit与verilog配合使用的方法
什么意思?你想实现什么功能?
謝謝分享
多谢分享,有用
不动啊
多谢分享,有用
这个很实用啊
