• · 沈阳--借用KC705开发板11-27
• · quartus II安装dsp build出错，请问怎么办？11-27
• · 求助：请问新版的nlint工具在哪能找到？11-27
• · DDR2 IP核布线问题11-27
• · 分频时钟怎么分配到全局时钟11-27
• · FPGA检测不到总线上发的数据11-27
• · ISE和Vivado的IP核使用问题11-27
• · 前辈们，请教一些跨时钟域的问题，谢谢！11-27
• · 请教一个verilog问题，麻烦点进来看下，谢谢！11-27
• · 用cadence icfb 批量生成symbol11-27
• · 为什么编译时显示数据不存在呢11-27
• · 提供稳定的pcie windows驱动！11-27
• · Xilinx Zynq 与Altera Soc对比11-27
• · modelsim仿真问题，大家看过来！11-27
• · 想请教下，数字IC的验证和设计关系，如果第一份工作做了验证，后面还有机会转设计吗？11-27
• · 移位操作11-27
• · 使用Modelsim对触发器进行仿真，到底应该怎样写testbench？11-27
• · SSRAM时序11-27
• · 提问帖。请问synplify里怎么验证逻辑正确？11-27
• · Synopsys CoreConsultant仿真问题11-27
• · synopsys design compiler2000安装11-27
• · vivado 调试出现空指针异常11-27
• · Quartus Ⅱ 15.0 64bit 打不开11-27
• · Map时报出 的错误11-27
• · 可编程逻辑器件（PLD）术语表11-27