ISE和Vivado的IP核使用问题

在ISE工程中使用了乘累加器IP核，但是在Vivado中只有乘加器IP核，没有乘累加器IP核，这种情况应该怎么处理?
是可以把ISE中乘累加器的代码放到Vivado工程当中?
还是需要在Vivado中自己封装一个乘累加器功能的IP?
FPGA新人，请教各位大神！