微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > aurora 8B10B ip核设计

aurora 8B10B ip核设计

时间:10-02 整理:3721RD 点击:



有个问题急需请教大家,请问这个lane assignment 该怎么选择?
我选择的是4个LANE,需要怎么分配?或是根据什么来分配(有硬件原理图)我在手册上也没有看出名堂。
谢谢大家!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top