微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于FPGA逻辑电路所需要的时钟周期数的计算

关于FPGA逻辑电路所需要的时钟周期数的计算

时间:10-02 整理:3721RD 点击:
各路大神,本人目前初学FPGA,目前有个疑问,逻辑电路的运行所需要的时间如何计算。比如两个256位的数相加,那么加法所需要的时钟数如何计算?请各位大神指点或者推荐相关的书籍。谢谢

看你加法器是怎么实现的。

如果使用IP核的话会有选择几个时钟周期完成的选项的



   就直接用的语法里面的+,让软件自己去做的



   IP核可以设置,但是如果是自己编写的逻辑电路该如何判断呢?


何必这么执着

仿真一下,可以看到,很直观



   这样子实现是一个时钟周期。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top