微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 状态机跳转错误!

状态机跳转错误!

时间:10-02 整理:3721RD 点击:
各位大神好,我遇到一个状态机跳转错误的问题,烦请大家帮我分析,寻求解决办法。
这个状态机一共26个状态,当中有5个状态,姑且叫他们A,B,C,D,E吧。
状态机的输入是rdy_i和smp_rdy_i, 输出信号是p_o and q_o.
rdy_i和smp_rdy_i是有别的同时钟域模块产生的,但是寄存器输出后经过了一些组合逻辑,输入到这个状态机模块。
输入输出有一定的因果关系,
p_o 置为1若干周期后,smp_rdy_i会由0变为1,持续1个时钟周期;
q_o 置为1若干周期后,rdy_i会由0变为1,持续1个时钟周期。
正常情况下,状态机的第二段和第三段代码如下所示,
状态机应该是由A-B-C-D,到D状态时,正常情况下,p_o应该是0,q_o应该是1.
但是有时,频率有可能是跑几十次或者几百次或者几千次出现一次,通过chipscope,我能看到,状态机停在了D状态,
而且停在D状态时,p_o是1,而q_o是0,我觉得q_o是0,那rdy_i不会变成1,状态机就会卡在这个地方,但是问题是
状态机为什么在D状态时信号值不对呢?唯一的解释就是状态机跳转错误,可能直接从A状态跳转到D状态了,为什么出
现这个现象呢?状态机为什么会跳转错误?我该采取什么错误避免状态机跳转错误呢?
相关代码如下:
case(state)
...
A: begin
  if(smp_rdy_i)
     next = B;
  else
     next = A;
end
B: begin
  if(rdy_i)
    next = C;
  else
    next = B;
end
C: begin
  if(rdy_i)
    next = D;
  else
    next = C;
end
D: begin
  if(rdy_i)
    next = E;
  else
    next = D;
end
...
default:begin
   next = 'bx;
end
endcase
...
case(next)
...
A:begin
  p_o<=1'b1;
  q_o<=1'b0;
end
B:begin
  p_o<=1'b0;
  q_o<=1'b1;
end
C:begin
  //other signals assignments
end
D:begin
  //other signals assignments
end
...
endcase

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top