微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Vivado综合后很多模块被优化

Vivado综合后很多模块被优化

时间:10-02 整理:3721RD 点击:
使用的软件是Vivado2014,很多模块在RTL的schematic中是可以看到的,但是综合后的netlist中有的就没了我检查了一下两点(1)我信号的定义肯定是在使用之前的 (2)我被优化的模块肯定是和前后都连着了,数据链没有断
请问还有什么原因可能导致吗? 多谢

代码问题,一个一个模块的定位

仔细看综合报告,哪些被优化掉一般会有说明的。


看了一下没有找到,可能是我找到不够仔细 一共4000多行,但是我搜了一下被约束模块和他们的顶层模块,并没有找到相关的信息

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top