微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 有没有人做过FIR多相下采样滤波器?为啥输入频率高会造成输出失真?

有没有人做过FIR多相下采样滤波器?为啥输入频率高会造成输出失真?

时间:10-02 整理:3721RD 点击:

我设计的32阶下采样低通滤波器通带是【0:4Khz】,截止频率是4.5Khz,输入信号采样率是10Khz。下采样因子是4,即每4个时钟得到一个输出信号。频率分别为100hz和4.5Khz的两路正弦波合成后,经过滤波器能把阻带内的4.5Khz信号过滤,得到正常的100hz正弦波输出。但把100hz的正弦波换成1Khz或几百hz的正弦波,通过滤波器后的输出波形失真。为什么远低于采样率,且在滤波器通带内的输入信号,得到的输出信号会失真?哪位大侠来指点指点?

建议把仿真结果的图片发出来看看,这样子大家也猜不出什么问题。
可能并不是信号失真了,而是信号频率高了,采样点减少,这样波形看起来就是几段折线,而不是光滑的正弦信号,肯定不会有低频信号的波形好看

楼上的说的很对啊;过程没问题,也满足采样定理,但是:
采样clk=10kHz,再降4采样后clk=2.5kHZ,那么1KHz的正弦波用2.5kHZ时钟去采样,一个周期只有2.5个点,剩下的自己去思考吧。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top