• · sd卡SD模式操作11-27
• · 小弱来问：关于Verilog的#用法11-27
• · 求证：ModelSim只要不退出，更改的程序就无法体现？11-27
• · FPGA输出PAL制式信号的问题11-27
• · 关于mc8051的modelsim仿真问题11-27
• · 对老生常谈的话题hold time violation的个人理解还有疑惑11-27
• · 求大神指导如何在时序仿真中查看内部信号11-27
• · dc综合11-27
• · 自己写的Xilinx PCIe DMA Master代码工程11-27
• · Vivado 2015之后的版本是不是只支持64位了？11-27
• · fpga的pcie模块单独损坏？11-27
• · 请教如何在modelsim仿真中关闭警告，或者是不检查时序11-27
• · 先给时钟再复位和先复位再给时钟什么区别，下面的代码11-27
• · vivado怎么去掉输入输出的IOBUF11-27
• · 如何修改CPU的PCIE 配置寄存器11-27
• · 自己用Xilinx FPGA做SATA IP的疑问？！11-27
• · 有没有大神愿意把自己的做的数字滤波器的电路贴出来让大家学习一下11-27
• · FPGA 项目外包11-27
• · Quartus 软件输入换行问题11-27
• · .v 文件的文件头比如作者，日期，描述等可以预先编辑好自动生成不11-27
• · 关于7系列FPGA的HR bank接1.8V问题11-27
• · 求个VGA 1600*900的时序图11-27
• · ZYNQ NAND flash启动失败11-27
• · 关于410T种的IP核“TRI MODE THERNET MAC”的生成问题11-27
• · 为什么关于FPGA测试的书籍这么少，几乎没有？11-27