FPGA输出PAL制式信号的问题

小弟最近在做用FPGA实现的输出PAL制式信号的功能模块，有些疑问还望有大侠帮忙解答下，多谢！
1. 我使用的方案是FPGA输出符合PAL制式的(隔行扫描，场频50HZ，每场625线，分辨率720*576，)并行R/G/B信号和场、行同步信号到
   ADV7324实现并行R/G/B信号到模拟R/G/B信号的转换，然后再将模拟R/G/B信号和场、行同步信号送入AD724实现色差输出（Y和U/V，
   即S-Video）。首先想知道这种方案可行否?是否还有更简洁的方案可以实现呢?
2. 还有一点不明白的是PAL制式的色差输出只有两根信号线,Y和U/V，没有像场、行同步信号类似的独立同步信号，是否同步信号被隐含在
   Y或者U/V分量中了?
多谢各位大侠指点！

在一起了，编码器就是给他们混到一起的，你可以看看协议，DVI也是这个样子的

使用ADV7123可以吧

编码到一起啦。

刚开始搞PAL，不太懂想请教，是在FPGA处理好以后，经过DA，就可以直接在电视显示了吗?还是需要再接一个解码器才行?我用的是ADV7127

好东西