• · verilog vhdl 混编的仿真问题11-27
• · win7 ubuntu11.04双系统上成功安装synopsys DesignCompiler2008.09及相关软件11-27
• · Vivado 2016.2调用modelsim仿真的话，对modelsim版本有没有什么要求？11-27
• · FPGA程序只上电运行一瞬间11-27
• · synplify 2015.03似乎能用2012版本的和谐方法11-27
• · 请教(lmgrd) Failed to open the TCP port number in the license11-27
• · 请教安装synplify的问题11-27
• · UVM 中sequence和driver的response使用求助11-27
• · 关于“任意小数分频”的局限性的疑问？11-27
• · 求组emmc5.1的Command queue11-27
• · xilinx的Virtex-6挂四片ddr3的问题11-27
• · 高手请进: SATA标准中定义的DMA setup FIS有什么用？11-27
• · 求Mentor Pyxis新版本（10.5以上）和AMS（15.1以上），谢谢11-27
• · altera soc FPGA一侧的外设无法触发HPS中断11-27
• · Verilog I2C读写，新手求助！11-27
• · ncelab -covfile covfile.cf tb 怎么把外部的变量传入covfile.cf中11-27
• · vcs使用命令添加信号到波形窗口11-27
• · FPGA驱动SD DDR HDMI11-27
• · 当板子没有reset 键的时候，FPGA 内部怎么产生reset 信号？11-27
• · Genesys开发板 MIG DDR2请教11-27
• · 急需国密算法IP，价格好商量11-27
• · 请问ALTERA的altasmi_parallel的IP核配置FPGA用什么格式的文件？11-27
• · 请教用ASIP做低功耗前景如何11-27
• · set_clock_groups 疑问？11-27
• · 请教Failed to open the TCP port number in the license11-27