verilog vhdl 混编的仿真问题

时间：10-02 整理：3721RD 点击：

QUARTUS的工程中既有verilog又有vhdl还有框图工程的编译没有问题，但modelsim仿真的时候就这样那样的问题，仿真不了
而且，如果我只仿真其中的一个verilog 模块，也会报某个vhdl的问题
但要是把verilog模块单独放到另一个测试用的工程里的话又比较麻烦，因为该模块下也有很多模块需要添加！
有什么好的办法吗?

上一篇：win7 ubuntu11.04双系统上成功安装synopsys DesignCompiler2008.09及相关软件
下一篇：请教怎么用RapidIO实现FPGA与DSP通信

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器