请教怎么用RapidIO实现FPGA与DSP通信

时间：10-02 整理：3721RD 点击：

FPGA芯片是virtex-5 XC5VSX50T，DSP型号是TMS320C6455(集成了RapidIO接口)，请教各位应当怎么实现，最好详细些，现在我是初级，希望各位能够不吝赐教！谢谢了

你在V5里面例化一个SRIO的IPcore，就能和DSP通信了。具体怎么做，根据你的实际情况有相应的设置，建议你还是去看看xilinx的SRIO的UG。还有高速接口物理上serdes信号的调试，涉及硬件，比较麻烦的。

目前能做到DSP发FPGA收，FPGA发DSP收有问题，主要是FPGA是发起者那个部分没有调通。可以相互交流一下，我的QQ是 304150939
能留下你的吗?

要看你FPGA这端的SRIO是买的XILINX的核还是自己写了。
自己写的话，FPGA这边只是有个物理层，逻辑层要吃透，比较麻烦，可以找两个研究生弄下。
芯片间互联的话可以考虑下XAUI，协议都是现成的，做背板的话也支持交换结构

观注一下。

这个问题比较复杂

同关注，那些FPGA直接有自带的核呢

也在做这个问题，关注

somebody has a project example for this?

小弟在调用GTX收发器实现rapidio，刚写完初始化状态机，不知道怎么做了，求大牛指导啊

求指导！你好，想请教下xilinx fpga rapidio问题，与DSP通信的。目前有个程序是dsp发送数据，然后DSP读回去数据，我想请问下FPGA这边该如何去把dsp发过来的数据读出来啊?敬请指教，谢谢啦

用的是IPcore 证书是测试版的。
你好，想请教下xilinx fpga rapidio问题，与DSP通信的。目前有个程序是dsp发送数据，然后DSP读回去数据，我想请问下FPGA这边该如何去把dsp发过来的数据读出来啊?
FPGA核这边貌似只给出了底层硬件连接的成对差分接口，我该怎么找到DSP传到FPGA里面的数据，然后把它读出来送给下一个FPGA模块啊?
敬请指教，谢谢啦

学习学习

好！1

guanzhu

上一篇：verilog vhdl 混编的仿真问题
下一篇：求助幫忙 FSM VERILOG~

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类