• · 请问Synplify_premier如何利用tcl cmd 退出GUI界面11-27
• · Xilinx FPGA Virtex5的IODELAY及Virtex6的IODELAYE1的区别11-27
• · ddr2写入数据的时候，一行一行的写入与顺序写入的区别？11-27
• · smic18_ss.db smic18_ff.db有甚区别啊11-27
• · 关于$fsdbDumpvars的一个问题11-27
• · altera LPM ADD SUB核问题11-27
• · 布图布线前 pt生成的sdf文件无法正确sign_off的问题11-27
• · 有偿求助AD9364的FPGA配置和使用（700RMB/天）（北京）11-27
• · 关于quartus中Error: Can't elaborate user hierarchy的问题11-27
• · CIVGX FPGA QuartusII 11.1 DDR2调试总结。快被Altera折磨疯了。11-27
• · 谁能帮忙解释下pcie type1 在设置header地址使用问题？11-27
• · vcs仿真参数+vcsd是什么用途？11-27
• · 可综合的快速除法器的设计verilog11-27
• · Quartusii无法生成sof文件，pof文件存在11-27
• · 光同步数字传送网---韦乐平.pdf11-27
• · Windows下有没有和Verdi功能类似的工具？11-27
• · VCS 编译Xilinx的secureip库11-27
• · 菜鸟求助关于Vivado生成IP核的问题11-27
• · vivado 在PR的时候，用什么命令使bufg可以从16个增加到32个？11-27
• · 7系列GTX串行收发器vivado仿真的疑惑11-27
• · Xilinx Virtex6 FPGA中IODELAYE1用法问题11-27
• · DDR2 初始化不成功11-27
• · 关于ddr型接口时序的问题讨论，希望能给小弟提些建议11-27
• · 求助幫忙 FSM VERILOG~11-27
• · 请教怎么用RapidIO实现FPGA与DSP通信11-27