DDR2 初始化不成功

在ML505板子上，利用MIG生成控制器对DDR2进行读写，用chipscope采样phy_inti_done,发现该信号一直为低。主要做的改动：1.改了mig生成ucf内的时钟约束和管脚位置
2.顶层文件调用DDR2 IP核，clk0,clk90和clkdiv0以及clk200通过DCM产生，DCM的输入是200M
3.DDR2输出的信号分配关键即为板子上DDR2的管脚
我把DDR2的ODT参数由75欧设为0，则初始化成功，不知道什么原因，ODT对DDR2的影响，谁能给解释下！

我遇到一个同样的问题，不过我是用的Kintex7的PCIE开发板，ISE14.7 mig 1.9  直接用的生成的example
design ，仿真时init_calib信号能拉高，但是一下到板子里一直就是低，不知道怎么回事。

我现在在用V5的板子来仿真DDR2，但是在自己写的工程中直接调用ddr2.xco，发现phy_init_done一直未低，说明DDR2初始化一直没有完成，不知道怎么回事，求助

请问最后解决了吗?我最近也遇到了这个问题，能不能指点一下。

   DDR初始化的问题你后来找到问题原因了吗?

察看一下ip核是否破解