微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于7系列FPGA的HR bank接1.8V问题

关于7系列FPGA的HR bank接1.8V问题

时间:10-02 整理:3721RD 点击:
用户手册说了HR bank支持范围是1.2V到3.3V,但是Ug471(91页)说了HPbank是LVDS_25 only。我想问一下将HR bank接1.8V的供电,其可以连接LVDS标准使用吗?求各位知道的大神指导一下

HP bank只能使用LVDS标准,不能使用LVDS_25。
对于HR bank,外部接1.8V电压,就使用LVDS;接2.5V就使用LVDS_25;

HR 接1.8V,如果LVDS只作为输入,那么可以接LVDS25作为输入,如果作为LVDS输出,那么只能接LVDS。在ug471中有说明

路过,看看而已,楼上两位都是正确的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top