• · Altera PCI核调试lt_framen无法置低数据无法读写11-27
• · DC和PT中的时序约束是同一个吗？11-27
• · xilinx ddr2 ip使用求助 附chipscope波形11-27
• · FPGA控制W5500初始化错误11-27
• · 请教关于配置w5500的配置问题11-27
• · 请教一个PHY芯片的问题，调试的时候出现的问题11-27
• · 求助xc7z045的sd卡启动问题11-27
• · 求教Xinlinx的GTX问题11-27
• · Synopsys工具介绍11-27
• · 新手求问门控时钟为什么是下降沿打一拍（对于上升沿的系统时钟），而不是上升沿11-27
• · 慢时钟域采样快时钟域信号11-27
• · 有关saed90nm的问题11-27
• · 求助xilinx的serdes仿真问题11-27
• · xilinx如何调用生成的硬宏单元11-27
• · 关于数据更新时刻的问题11-27
• · vivado debug/chipscope问题 一直处于IDLE状态11-27
• · 新手求助 关于chipscope 出现 waiting for upload的问题11-27
• · bram的如何存储数据11-27
• · 关于reg型变量赋初值的问题11-27
• · 哪位数字下变频DDC 的Verilog代码啊11-27
• · 求助？SDK软件连接串口时，为什么总是显示com口已被占用？11-27
• · 小白首次搭建环境11-27
• · pcie加密卡的FPGA选型号11-27
• · 现在FPGA仿真一般用什么软件比较好？11-27
• · EDA vendors reveal plans for SystemVerilog11-27