• · 求大神帮帮忙，搞不出来啊11-27
• · srio学习讨论帖，共同学习，集思广益11-27
• · 模块之间的信号在送出去之前都要打一拍，输入到一个模块也要打一拍吗11-27
• · MIPI接口中SSC的检测11-27
• · 集成电路反向设计-阻碍中国微电子产业发展的兴奋剂11-27
• · 有关反向设计11-27
• · 1.25G的SFP模块与gtx相连11-27
• · pcie扫盲贴11-27
• · DDR3综合问题11-27
• · NFC ISO-18092 IP11-27
• · 基于FPGA的SATA主机控制器11-27
• · V5SX95T配置问题11-27
• · cdma_introut信号11-27
• · 转一篇Systemverilog的一个牛人总结11-27
• · 定义了模块A 实例化的时候后面带位宽是什么意思？11-27
• · 哪位大神可帮忙，WIN7-64bit系统下vivado2015.x安装无反应11-27
• · lib中internal_power值为什么是负的？11-27
• · Vivado 入门与提高中文讲解视频课程11-27
• · xilinx displayport 链路训练2失败11-27
• · Verilog中inout端口的使用方法和仿真方法11-27
• · verilog非阻塞赋值与always的问题11-27
• · Xilinx Kintex7 Quad SPI IP在模拟访问呢 SPI x4 Flash 的时候无法启动Quad访问11-27
• · 设计一个axi总线之后，如何跟多端口DUT相连？11-27
• · FPGA设计中，当子模块的输入输出数太多该怎么处理？11-27
• · 发现个问题11-27