MIPI接口中SSC的检测

时间：10-02 整理：3721RD 点击：

急求各位大侠：
在MIPI（for RF）接口中， SSC的规定是master发出两个CYCLE的SDATA标识（1个cycle为1，1个cycle为0）,同时master发出的时钟sclk信号为0。当slave检测到这两个信号满足时，便认为是一个ssc，即包开头。
我想问的是，slave没有sclk可用的情况下，如何去检测sdata呢，又如何检测到sdata满足timing呢?
多谢。

latch和反馈来做我记得是这样的。

恕小弟愚笨，可否详细指教?谢谢。

我也在做这个，望赐教。

牛人啊，好像涉猎很广

有人搞定了吗?

小弟也正在做，但是我觉得是不是拿来当一个异步reset异步释放的reset就OK了?

上一篇：集成电路反向设计-阻碍中国微电子产业发展的兴奋剂
下一篇：模块之间的信号在送出去之前都要打一拍，输入到一个模块也要打一拍吗

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：