• · 各位兄台，使用VHDL编写TestBench的时候，怎么直接读取子模块里的信号啊？11-27
• · fpga培训11-27
• · 请教nlint能否识别generate for11-27
• · ISE联合modelsim11-27
• · 怎样查找到开发板上的以太网PHY地址（已解决）？11-27
• · 请教以太网缓存的问题11-27
• · ISE在map阶段报MapLib:979的错，请帮忙看下11-27
• · 串口转PS2接口11-27
• · 承接fpga项目11-27
• · FPGA以后的应用范围是逐渐被ASIC/GPU等替代，应用越来越少么？11-27
• · IC设计初见11-27
• · GTX的时钟设置有所不解，求解答。11-27
• · 购买rapidio2 license。11-27
• · axi bridge for pcie11-27
• · Qutus编译出错 loop with non-constant loop condition must terminate within 25011-27
• · 请教Primetime的问题11-27
• · ZYNQ Central DMA IP核使用问题11-27
• · FPGA设计中的复位问题11-27
• · 关于Xilinx的.xst文件的生成11-27
• · 求助如何从近似周期性矩形波中求出特定一段的宽度？11-27
• · 高速传输数据的延时有什么讲究11-27
• · 求助？多重驱动问题，11-27
• · xilinx 下变频11-27
• · synopsys 安装求助11-27
• · cyclone V altlvds 问题请教11-27