axi bridge for pcie

时间：10-02 整理：3721RD 点击：

我通过vivado163 PCIE的ep模式IP核中的example_design仿真工程，可以通过配置从寄存器，并通过RP端口往EP端口的RAM中写入数据，并成功回读，然后配置完成EP做主模式下的寄存器，在EP端怎样才能检测到我已经对主模式的寄存器配置完成呢?:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake:handshake
谢谢大家关注啊

顶一个！！！

你好，你用EP做主模式是用axi slave接口的吧?这个换EP做主模式要重新配置rootport吗?

有相关的寄存器配置接口进行配置.

如果采用的axi接口，可以通过axi_lite接口进行配置寄存器，并采用中断模式提交到cpu.

上一篇：Qutus编译出错 loop with non-constant loop condition must terminate within 250
下一篇：购买rapidio2 license。

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类