cyclone V altlvds 问题请教

时间：10-02 整理：3721RD 点击：

各位：小弟最近用cyclone v 使用到了lvds接收装置。想请教一下cyclone v 跟cyclone iv的altlvds_rx的使用居然不一致了，想问问使用外部晶振时，rx_enable应该怎么接呢?谢谢了。
还有手册上让连到外部pll的时钟输出端，虽然能编译通过（还没有上板子测试）但完全不知道意义是什么。希望有大神能指点指点，顺便说一下这个IP核使用注意事项呗。

这里external PLL 是只PLL不和LVDS IP一起例化。这里external PLL还是要使用FPGA内部的不是片外的PLL

对，这点我也理解到了，想问问这个rx_enable应该怎么连接呢?同样连接到pll一个输出上吗?

rx_enable也是用PLL的LVDS模式来控制

就是直接修改pll为LVDS模式吗，连接到pll的output上吗?怎么输出

你好这个问题能指点一下吗

上一篇：关于vivado里嵌入microblaze的问题
下一篇：synopsys 安装求助

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类