• · 例化相同的模块11-27
• · VHDL中的signal定义成了real型不能综合了！怎么改掉啊？11-27
• · 大家好，我是《Verilog编程艺术》的作者，欢迎大家的反馈和提问11-27
• · VHDL code for GPIB/IEEE48811-27
• · 有關quartus II 16.1 + modelsim SE仿真問題11-27
• · ModelSim里面的库的映射到底是什么概念？11-27
• · 贴上5行代码，学习新的知识11-27
• · DDR凭什么？11-27
• · 有关xilinx中fft ip核的scale_sch的设置问题11-27
• · VCS 破解安装完成后需要做什么动作？设置环境变量？11-27
• · SD模式读Sd卡数据周期错误，求高手，求前辈11-27
• · 有关光口的问题？11-27
• · cyclone V ddr3 校准怪问题11-27
• · 请问如何设置quartus的RAM IP，使得用logic cell来搭ram？11-27
• · 不谈具体技术，大白话高速串行总线技术到底是什么鬼11-27
• · libero开发工具实际时钟频率查看问题11-27
• · 如何快速定位一个二进制数字中第一个1的位置11-27
• · FPGA学习心得11-27
• · 为什么双口RAM比单口RAM面积大一倍11-27
• · Sentaurus TCAD软件安装问题，跪求11-27
• · leda;vcs;pt;synplify工具标准求助11-27
• · 哪位大哥使用过leda？介绍下使用方法如何？有synopsys的workshop吗？11-27
• · SPI中数据tx/rx是否可以同时传输？11-27
• · 请教一下，如果想成为合格FPGA算法工程师应该注意哪些方面？11-27
• · xilinx pcie gen3 endpoint dma 仿真求助.11-27