• · verilog 中 case 能否寫成遞迴形式11-27
• · vivado如何添加include路径11-27
• · Aurora 8b/10b IP模块的问题11-27
• · Aurora 8B/10B的问题11-27
• · AURORA 遇到一个百年难遇的问题11-27
• · 用fpga实现驱动sja1000遇到的问题11-27
• · 求助：xilinx spartan6的板子如何提高时钟频率11-27
• · leon3的串口一直调不出来，有大神知道是怎么回事么11-27
• · 问一下有没有搞过Leon的11-27
• · 多位宽数据传输问题11-27
• · UART baud 生产器11-27
• · 请教FPGA例化RapidIO IP核后如何编写user层的程序来使用那些事务类型？11-27
• · 测试文件中可不可以#10 ，i=i+111-27
• · xilinx SDAccel11-27
• · Dmux来实现多位宽信号跨时钟域同步的问题。谢谢11-27
• · FIFO的设计11-27
• · 友晶DE5-Net 28000转卖 altera Stratix V OpenCL11-27
• · 请教synopsys的floating license应该怎么配置环境变量11-27
• · DC综合中关于时钟的约束11-27
• · dc综合multiple clock定义问题11-27
• · timing constrain sta 异步约束问题？11-27
• · 关于win7上安装HSPICE2010的若干问题的解决：11-27
• · Design compiler 使用問題請益11-27
• · XILINX vivado综合还需要用synplify吗11-27
• · Xilinx FPGA开发板存储器的最大带宽怎么计算11-27