微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > XILINX vivado综合还需要用synplify吗

XILINX vivado综合还需要用synplify吗

时间:10-02 整理:3721RD 点击:
XILINX vivado综合还需要用synplify吗,记得以前是必须用synplify之类的先得到网表,现在还需要这样吗?可以全部用vivado的工具完成吗?

都可以啊。简单一点vivado全部都搞定了

个人觉得完全没问题,也许SYNPLIFY综合出来的结果小一点,不过现在器件都挺大的,这么点差别如果不在意的话完全可以。

好像以前的ISE,synplify的优势可能不仅是面积,对最后的时序收敛,或者是综合用的时间,都有优势。
以前比较过用ALTERA的工具,synplify没啥优势。但是ISE就有区别。
不知道现在vivado了,是不是有什么不同。

这个问题我也有点困惑。
synplify本来就是第三方的软件。
不过我目前的项目并不是很大,所以就用自带的,速度还行。
VIVADO相比ISE做了一些性能的提升,如果工程不大,估计用自带的问题没什么问题吧。

试了一下,K7 ULTRASCALE 035, 70%的容量,20分钟完成。算是蛮快的,还不知时序收敛对比如何。

什么机器这么快, K7325T 100% 资源占用 3个半小时编译完成!  (i5-3470 3.20GHz  8G)



   20分钟只是synthesis. implementation完成也是3个半小时。
你的100%资源占用,是看哪个参数?  LUT资源,不可能100%占用吧?

80%多就已经满满的了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top