请教FPGA例化RapidIO IP核后如何编写user层的程序来使用那些事务类型？

都行啊，假如支持不多的话可以自己写

在例化实例的基础上修改,就可以，看一下ug吧，这个很难在这里给你说清楚！

我参考例化的user_top中tickler中的vio方法改了一下，把initiator模块单独拿出来在ModelSim里面仿真了一下，发现ireq_sof、ireq_eof和ireq_vld的时序不能正确产生(一直无效)，数据也没有从IRAM里面正确读出，请前辈指点下接下来如何调试。
Xilinx提供的RapidIO用户手册也看了，RapidIO的specification也翻了翻，但是程序还没调出来，前辈指点一下吧?

兄弟，通了吗?我在用v5的板子，用的是SRIO V5.6协议，我看到UG503上说可以环回测试验证，然后我就在外部用SMA将TX和RX对接，但是这样，port_initialed拉低状态，难道不可以只使用一个核进行环回测试吗?必须要再加一个核吗?另外example_design的VIO必须给信号，才能实现读写吗，不是直接固化在程序里面吗?
另外，可以再一片FPGA上使用两个SRIO核吗，我的方案是想加一个CPS1848芯片，作为stwich交换，通信。但是在一个工程里例化两个SRIO时，时钟错误一直有，就是约束文件

我在调试k7和6678之间的srio通信，请问您的srio模块（顶层模块）的复位信号是怎么设计的?

你可以采集一下gttx_data数据中是否有control symbol。若有的话在采集gttx_data信号。

   我也遇到同样的问题，刚入手，希望指导一下

求高手赐教

期待！

RapidIO IP核显示需要购买，大家都是怎么使用的啊?无法生成bit文件啊