• · 请问modelsim下怎么用$readmemb和'include11-27
• · modelsim时序仿真该如何看11-27
• · 请教DC综合 output inversion 和extract map问题11-27
• · formality验证中SVF读入11-27
• · 请教MIPI的传输11-27
• · 求助，关于spantan6中ICAP IP核及动态可重构的问题11-27
• · V7上PCIE GEN3的DMA读访问返回错误完成包11-27
• · 时序分析通过了，后仿真不过！11-27
• · 关于fpga控制flash擦写读的问题11-27
• · Xilinx system ACE11-27
• · $bitstoreal $rtoi 是什么意思11-27
• · FPGA ROM表数据读出11-27
• · Verilog 中浮点数的表示方法 求大侠指导 $rtoi $bitstoreal 转化后的格式11-27
• · 请教大神，现在在搞描述低功耗意图的UPF文件，create_supply_port要用一个还是两个？11-27
• · 多个tb，用MODELSIM仿真，求代码覆盖率该怎么做11-27
• · 弱弱请教一下，什么是微码？11-27
• · verilog 这段代码仿真时候不对11-27
• · 学verilog一定要会RTL吗？11-27
• · DVI或VGA图像接口的像素时钟频率需要多精确？11-27
• · ISE的SDK报了一个很奇怪的错，卡了三天了！11-27
• · FPGA输入模拟信号 会怎么处理？11-27
• · 关于用Verilog写一个UART模块的问题11-27
• · 求问关于verilog中inout使用问题11-27
• · verilog中（* XXX *）是什么意义？请看第二行11-27
• · ZYNQ7020多DMA工程求助11-27