请教大神，现在在搞描述低功耗意图的UPF文件，create_supply_port要用一个还是两个？

时间：10-02 整理：3721RD 点击：

我现在的设计中，数字模块有两个电压输入，一个是VDD0(超低功耗LDO产生，用来给retention寄存器)，一个VDD0(正常LDO产生，驱动能力强，用来供给正常工作电路)，但是现在他们两个电压值都是1.0伏，我是用一个
create_supply_port VDD就好了，
还是用两个
create_supply_port VDD0
create_supply_port VDD1才对?
谢谢各位/baoquan

应该要两个都define的，这两个power不是绝对独立的，有可能两个电压域的需要插ISO/LVL。

得看你的power domain和对应的power pin如何划分

上一篇：多个tb，用MODELSIM仿真，求代码覆盖率该怎么做
下一篇：Verilog 中浮点数的表示方法求大侠指导 $rtoi $bitstoreal 转化后的格式

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器