• · always实现组合逻辑.常用吗？11-27
• · 关于 流水线 一直不知道应该怎样应用，求高手支招~~11-27
• · FPGA VHDL NOR Flash 读写11-27
• · 分频时钟出现不定态的问题？11-27
• · 对“异步复位同步释放”设计的一些疑问11-27
• · ncsim 仿真无故停止11-27
• · verilog中这段代码为什么不可综合？11-27
• · 求助verilog代码11-27
• · 64位win7下使用Identify Debugger11-27
• · Verilog同步问题求助（新手）11-27
• · QUARTUS II中的dspbuilder！？11-27
• · identify RTL debugger license11-27
• · tetramax sim patterns problem11-27
• · set_clock_latency的相关问题11-27
• · ISE综合遇到的问题11-27
• · 新装的synplify2015.09破解之后打开很慢11-27
• · 关于无法获取XADC参数信息的问题11-27
• · 关于串口发送数据的时钟问题11-27
• · 用Verilog实现双时钟沿触发的JK触发器11-27
• · 华硕Z170主板的PCIe兼容性问题11-27
• · zynq FPGA工程师也要去搞嵌入式的开发了吗？11-27
• · 求教:XILINX:DDR3 IPCORE--MIG11-27
• · 为什么时钟与寄存器之间加入buffer会增强时钟驱动能力11-27
• · 综合是，如果有门控时钟，如何进行较好的时钟网络优化呢？11-27
• · 求助！关于ISE仿真后波形为直线的问题！急！11-27