ISE综合遇到的问题
时间：10-02
整理：3721RD
点击：
ERROR:Xst:1706 - Unit <DDR3IF32bit_testTOP>: port <C> of FF/Latch <flowCTL_i/async_fifo_rd_en2> has no source
新手请教一下大家~万分感谢
新手请教一下大家~万分感谢
这不是没读使能吗?
没报告资源不够，应该够吧
那是什么问题?单综合那个模块也没有问题，整个大工程就报错了。谢谢您了
读使能信号外面模块连接的时候出现了虚接的现象，那个信号可能是信号名写错了或者其它原因导致的空接