微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > cyclone V ddr3 校准怪问题

cyclone V ddr3 校准怪问题

时间:10-02 整理:3721RD 点击:
小弟新做cyclone V的数据采集板,jtag下载后 校准成功,工作正常,烧写进PROM后,断电再加电,校准失败,用jtag下载后 又校准成功,搞了好多实验,修改ddr3参数等等,故障现象依旧,怀疑与上电有关,不知道从哪里差起,不知大家有没有这方面的经验,交流一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top