微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 高速传输数据的延时有什么讲究

高速传输数据的延时有什么讲究

时间:10-02 整理:3721RD 点击:
假如两路串行的16位数据需要相乘,因为两路信号要对齐,有一路信号需要延时两个周期,然后才能对齐,之后进行相乘。
我的想法就是,比较超前的串行的数据加两个16位的串行寄存器就行了,正好延时两个周期。
但是假如数据的运行速度达到了390MHz,我感觉这会出现问题,总感觉需要用专用的电路来进行延时。IDELAY什么的。
所以,懂得给个意见吧。延时对齐电路果然是必不可少啊。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top