微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > xilinx displayport 链路训练2失败

xilinx displayport 链路训练2失败

时间:10-02 整理:3721RD 点击:
各位大神好,我最近在使用xilinx的displayport ip进行仿真,训练1成功,训练2的时候symbol_locked一直没有拉高。观察gtx送给rx的数据可以看到正确的k码和D码。请问有人用过这个IP吗?有没有遇到过同样的情况呢?

自己顶

再自己顶

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top