vivado debug/chipscope问题一直处于IDLE状态

时间：10-02 整理：3721RD 点击：

我使用的版本为2015.2，工程将100M时钟经PLL分频后使用13M时钟，但是将chipscope观察的信号时钟域设置为13M时钟时，点击开始按钮后ILA核的状态无法切换到“Waiting for trigger”状态，一直运行在IDLE状态，无法显示波形，使用即时触发也观察不到波形；但将时钟域设置为PLL的输入时钟——100M时钟时，chipscope运行有时是正常的，有时又跟前面一样的问题。换了笔记本电脑只有第一次成功了，再用就又出同样的问题了。我是新手，折腾了一天多也没结果。请问有人知道原因和解决办法吗?希望大家多多指导。

你是不是信号太快了你13M的时钟根本捕捉不到啊

你2015.2版本的vivoda好用么。我用的2014.1太难用了

不会，信号的变化速度大概是按照13M的32分频变的

各种莫名其妙的bug，都重装一回了

为什么不用15.4

这个问题解决了吗?我也出现了，不知道该如何解决

上一篇：新手求助关于chipscope 出现 waiting for upload的问题
下一篇：关于数据更新时刻的问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类

vivado debug/chipscope问题 一直处于IDLE状态

vivado debug/chipscope问题一直处于IDLE状态