FPGA控制W5500初始化错误

时间：10-02 整理：3721RD 点击：

如图所示，FPGA通过SPI 发送 SCLK与SCS给W5500, 但是数据还没有传送完毕，在传送到第6个bit的时候，
MISO输出了数据给FPGA. 按DATASHEET所述，MISO应该在MOSI输出第24个BIT之后，才会输出数据给FPGA.

这里我调了几天也没有找到原因，希望各位大神能帮忙解答！

上一篇：请教关于配置w5500的配置问题
下一篇：xilinx ddr2 ip使用求助附chipscope波形

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器