DC和PT中的时序约束是同一个吗？
后来看PT 教程里面讲的还是那一套语句 而且report_timing 指令好像是PT里面用到的
想问一下 是不是DC脚本里面包含了PT啊，PT要独立于DC单独做吗
求大神指教
1. DC是综合工具，PT是Sign Off工具。两者目的不一样。有些命令是一致的。毕竟是一家公司的产品。
2. PT包括CTS前的约束和CTS之后的约束。之前的约束大体上和DC差不多，CTS之后的就要用真实的约束
1. DC并不包含PT，它们是两种不同的工具，它们的用处不同。一个用于综合，一个用于timing sign-off。
2. 它们中许多有关时序的命令都是相同的。首先，它们是同一家公司的产品，为了脚本和数据的通用，所以使用相同的命令；第二，它们进行时序分析的基本概念都是相同的，所以命令一致更加容易理解和使用，但是PT的时序分析的能力更加强大。
其实quartus中的时序命令也和DC、PT中的命令存在类似的地方。
DC和PT的脚本能写在一个文件里吗 像compile这样的命令应该是DC的，report_timing 应该是PT的吧? 我看别人的脚本一般是前面设置很多约束 后面compile完成以后 就report_timing，是不是做完DC接着做PT呢?
DC和PT的脚本能写在一个文件里吗 像compile这样的命令应该是DC的，report_timing 应该是PT的吧? 我看别人的脚本一般是前面设置很多约束 后面compile完成以后 就report_timing，是不是做完DC接着做PT呢?
DC主要是综合用的，它的timing主要看setup，也就是看你的设计能不能跑到想要的速度。PT做timing的目的是检查你的电路timing是否符合sign off的要求，分析后端吐出来的netlist做检查或者timing eco。DC后面做PT没啥意义。
DC自带一个STA引擎，命令比PT弱一些，最主要是DC时还没有时钟路径（要么是你设置的估计值，你不设就全是零），没有时钟路径的STA都是耍流氓。
时钟路径具体指什么? 是布图布线以后得到的clock_latency clock_uncertainty等之类的东西吗?好像DC之后布线之前的这些参数都是自己设的
另外 sign_off是不是寄生参数反标啊
你是说DC综合以后只要slack为正，一致性验证正确就可以不图布线了吗，然后布图布线后得到的寄生参数等信息在重新读入PT进行STA码，但我看别人的教材说DC之后要做PT，是不是就是看DC之后的setup和hold slack啊
DC后就可以给后端开始了。
一般DC后还要做形式验证，确认门级网表与RTL是一致的。给后端的可以早给，先做floorplan。
DC之后的PT没意义，你没任何时钟树的信息，hold完全不能用
1. Design Compiler和PrimeTime是两个工具，它们是不能相互替代。
2. compile命令仅存在DC中，PT中没有。report_timing在DC和PT中都有，该命令在两种工具中实现的功能是一样的。
3. 你看到的应该是用于综合的脚本。DC根据设计者定义好的时序约束，用compile命令启动优化功能，最后DC将RTL转变为符合设计者要求的门电路。
4. 在compile后面，继续使用report_timing就是要检查DC转变得到的电路是否满足时序要求。
5. PT没有转换电路形式的功能，它只能根据设计者定义好的时序约束分析已经存在的门电路，检测是否满足设计者的要求。DC转换电路形式的时候，也是以是否满足设计者要求来进行判定，但是DC时序分的析的功能不如PT，所以需要另外使用PT进行时序分析。
时序是芯片设计最重要的一个因素，如果时序无法满足，即使面积、功耗等其他因素满足，电路也无法运行。设计也是失败的。
挺好的，学习者
收获颇丰
请问DC过程中设定时序约束时，主要设置哪些参数?
。