• · 版图新手求解12-30
• · 上华0.18 5V 1.8VCMOS工艺的模拟IO用哪种呢12-30
• · 前端设计师刷新了schematie，我怎么操作在能再自己的机器上看到刷新的图？12-30
• · 封装图里面的body size 指的是什么？12-30
• · 在smic0.18工艺里，金属的电流密度12-30
• · Calibre ERC12-30
• · Calibre LVS如何区分full chip和子电路。12-30
• · diva rule file12-30
• · 请教calibre 在一个范围类语句有效12-30
• · cdl网表导入时finger width 和 total width 不一致12-30
• · 运放差分对的布局12-30
• · netlist 跟lvs的source name不一致 求助。12-30
• · 哪位大神了解dongbu工艺中dwell layer12-30
• · 关于DNW层的作用12-30
• · 叠孔的问题，contact via1~x12-30
• · 讨论下，大家画版图时，地线如何处理？12-30
• · 跑PEX提取参数出现错误12-30
• · 求助啊....有点急....哪位大侠知道SKILL IDE怎么用啊？12-30
• · “干扰”和“噪声”是相同的概念吗？请大家说说两者异同的地方12-30
• · 请教多层打孔的方法12-30
• · 多晶硅电阻宽度变化，ｖｉａ消失。12-30
• · butted diffusion contact12-30
• · TSMC工艺Layout时Pcell打散后的白字怎么删除12-30
• · 大家用什么软件提取芯片的power方便查看？12-30
• · 金属密度12-30