请教多层打孔的方法

没人知道吗?

我也不知道
寻高手解答

这个在没有rule限制的情况下肯定是都叠在一起打孔最省了，要错开一般是因为几层metal之间的距离不一样

我也不知道
寻高手解答

ESD一般错开，或者一些大电流的metal，不希望流入太快，另外via承受电流能力会比metal差很多.

你在误导人啊，并不是所有的孔电流能力比铝差啊，要看什么工艺的，例如孔如果加钨的话就比铝承受的电流大，你说的太片面了。
至于什么时候错开什么时候叠加根据design rule来就是了。

个人觉得应该是相邻层错开，隔一层可以在同一位置。即cont、V2、V4。V1、V3。

是太片面了，基本都在90-110的CMOS工艺上，backend连接也都是铜连接为主，这点我应该先讲明白。

多谢各位的指点！
但是design rule里头没有规定，这个都靠发挥。
之前还有一个问题是重叠打孔在PAD上的时候，绑线容易损坏金属层，需要错开打孔。
我自己考虑的也是错开打孔的话让电流多绕绕这样金属上流的比较均匀，ESD特性会好些。
看到一些书上说RF的电路要重叠打孔，减小寄生。
不知道除了这些考虑，还有什么别的考虑没有?

多谢指点！
但是design rule里头没有规定，这样的话应该怎么考虑呢?

台阶问题需要考虑吗?

看是否要电流流畅，错开可以使电流有机会充分流满每一层再流下一层

经典！

请问在encounter中怎么设置使得不要有叠加孔产生啊?在0.18工艺下新的DRC规定叠加孔包铝线宽度四个边最小宽度都是0.06um