• · 818PDK设计软件12-30
• · 如何合并两个网表12-30
• · 做DRC时calibre总是跳出新窗口12-30
• · 什么是burn-in求解释12-30
• · 新手求助： auCdl 中 netlistprocedure 的问题12-30
• · 求助：如何创建自己的netlistprocedure12-30
• · virtuoso的快捷键有时候会失效，然后重启就好了。12-30
• · 为什么RUN PEX时rule file与run directory不在同一个文件夹会报错12-30
• · 转cdl 网表的问题12-30
• · cadence中版图如何实现涨缩？12-30
• · 求下载论文一篇12-30
• · 版图中电阻的Salicide Blocking层相关12-30
• · 求助一个变态问题12-30
• · 功率管上金属线宽度12-30
• · 在cadence中D触发器检查错误时产生6个警告，小白不懂，求解呀12-30
• · 华宏ESD12-30
• · cadence导出网表失败12-30
• · layout匹配方面问题12-30
• · 新手求教，请问NP、N+active、Ndiff和active的区别？12-30
• · 怎样合并版图单元？12-30
• · 怎样使creat multi path 在pdk里而不用每次去load呢？12-30
• · 版图单元名称的位数最多为多少？12-30
• · 问个整版LVS的问题12-30
• · smic工艺库问题求助12-30
• · 版图中如何将一个库中的很多cell同时拷贝到另一个库中？12-30