微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > 问个整版LVS的问题

问个整版LVS的问题

时间:10-02 整理:3721RD 点击:
在原理图里:
数字部分的电源和地用全局变量VDD!和VSS!
模拟部分的电源和地用AVDD, AVSS等。

如果需要把一部分数字电路的电源改成模拟电源,在版图和原理图上,需要做哪些处理来保证LVS通过啊?

版图就不说了,改线路吧。

如果你是采用非隔离器件做的数字部分电路,模拟的pin和数字的pin又是单独bonding出去的,那么肯定存在softconnect的问题,如果你不在意,可以入下操作1.电路采用开尔文方式连接,将数字部分需要连接地的连接到模拟地
2.版图中采用开尔文方式,将数字部分需要连接地的和原来整个数字地分开,再连接到模拟地

另,如果你介意softconnect,或者建议substrate噪声的影响(有多大影响我也没有量的概念)数字部分器件的bulk可以和source可以做开尔文连接,这样softconnect也不会报错
既然你数字和模拟都有单独的pin叫,为何要将数字部分中的一些接到模拟?

主要是锁相里面的PFD和divider,都是数字电路,但是需要接模拟电源。

需要连接的直接在网表中使用pin端口对应连接,其余的保留就行了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top