LVS错误请教

dummy电阻咋接的啊?是都接地吗?

可能是 layer 有少

dummy电阻的两端都是接地的.

用的是最新的PDK，应该不会出错的啊。
我再试一次。

如果是调用的CELL自己没改过的话
那就查查dummy电阻相关的连线有没有问题

我刚试了，就对一些电阻电路做LVS，旁边加dummy，LVS的结果是电路和版图都match，就是冒出来个malformed device rppsab_ckt
有可能是我的cadence版本低了的缘故，因为SMIC要求cadence IC5141 USR5以上的，而我只有USR3.
再努力一下。

看下netlist rppsab_ckt行是不是X开头了
是的话就无法过滤了

X开头的代表什么?

你的netlist是不是有添加了empty_subckt什么的，
.subckt rppsab_ckt plus minus
.ends
定义了rppsab_ckt是instance，
x开头的是instance，R开头的是电阻
M开头的是MOS管...
所以这种情况你dummy的电阻软件不把它当作电阻过滤掉

学到了~谢谢

可能在轉換 GDS layer 不隊
也有 可能是 LVS OPTION 選項
設定 問題

应该跟版本无关，否则你的function res在LVS时也会出错。
可以试着将dummy res两端先不连在一起，看是否能抽出该电阻。如果可以，说明你的LVS options出了问题；如果不可以，说明该dummy res layout有问题

可能是rule里面对器件的端口层次重复引用了。

听不懂！

多谢大家了。
经过一番折腾，我发现SMIC 0.13um的电阻dummy不能由我们来加，而是在电阻版图的cell的parameter里面有这么个选项right dummy or left dummy，点击其中一项就可以在版图的左边或者右边多出一个dummy，但是只能加一个dummy，不能加两个以上的。使用这个dummy来做LVS就可以了，也不会报dummy电阻错误了。

LZ好人~还来报告进度~那是SMIC家的关系还是先进的工艺都这样?是有什么讲究的么

我使用过很多工艺,只发现这个SMIC是这么干的。

额。这个，。