微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > 关于layout中lvs验证的问题

关于layout中lvs验证的问题

时间:10-02 整理:3721RD 点击:

什么情况下会引起layout中电阻,三极管认不到。现在是用calibre验证的。
前提是版图以前用dracule验证是对的。
怀疑是在换验证工具的过程中lvs文件设置错了,或者什么map文件设置错了。
所以希望各位前辈指点一下,谢谢!

看看lvs文件中对电阻和三极管的定义
应该是缺少定义

是不是calibre的定义识别层与dracula的定义的识别层有差别?check一下rule

三极管 看不懂
試 PNP BJT or NPN BJT 嗎 ?
有可能是 dummy layer 對不上

lvs文件对电阻和三极管都有定义,三极管是pnp型的

三极管是pnp型的

那是全认不出?还是作dummy的部分?

谢谢帮忙缩小了范围

全认不到

电阻,三极管全部认不到。



有什么好的建议吗

试试3楼的建议吧
还真没遇到过这种

好的,谢谢了

應該是 少了 用來 辨識 3 極管 的 dummy layer

好的,我看看

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top