• · layoutLX 时可调出引脚，却调不出器件12-30
• · 为什么多晶栅不能两端都打孔连接金属呢？12-30
• · 求一个导出gds的skill脚本12-30
• · 寄生参数提取问题12-30
• · calibre 安装中出现的问题。12-30
• · 应届小硕做IC版图设计工程师前途怎么样？求指教12-30
• · T16工艺中12-30
• · 请问高压工艺版图应该注意什么？有没有什么资料可以参考学习的？12-30
• · 有没有commandfile高手，这两DRC怎么写？12-30
• · smic流片layer mask求助12-30
• · calibre错误12-30
• · 原理图修改了衬底电位，版图按照修改后打阱DRC会报错..12-30
• · SMIC018 PEX设置讨论12-30
• · 问个CDL导入的问题12-30
• · 有没有人用格罗方德的BCD工艺，求助。12-30
• · 请教，关于DIVA的抽出文件编写12-30
• · 集成电路布图设计登记12-30
• · SMIC工艺的GDS转换成TSMC的GDS12-30
• · 求助深n阱的添加方法？12-30
• · cadence ic616 virtuoso layout XL gen from source 功能在哪里？12-30
• · 如何把大尺寸mos管变成叉指结构12-30
• · layout xl 无法使用12-30
• · Virtuoso techfile里面的net pin这两个purpose有什么用12-30
• · cadence 原理图转layout 问题多多12-30
• · 请教下芯片的背面电极是指的什么？是衬底的电极吗12-30