• · layout shape疑問12-30
• · 求助LVL问题12-30
• · 版图中contact和via有什么区别12-30
• · 请问版图顶层PIN的问题12-30
• · SMIC 0.18um 1P5M process metal slot问题12-30
• · VDD和VSS短接，怎么快速找到短接的点12-30
• · ic51 layout中有把几个器件做成一个整体的group功能吗12-30
• · Virtuoso 画版图12-30
• · poly电阻（没有nwell）第三端一般是接什么？12-30
• · 两个gds比较12-30
• · 版图mark连线时总是定位错误是什么原因？12-30
• · 用chiplogic提图的时候怎么做SVS操作12-30
• · NW没有包围住PP12-30
• · 启icfb时怎么自动调用display.drf？现在每次启icfb后都要在LSW里面load一遍。12-30
• · 请问有什么办法可以快速把一个gds全部打散？12-30
• · 金属走线问题求教12-30
• · pcell问题12-30
• · 请教calibre如何修正金属最小面积的错误12-30
• · 什么类型的电容在版图布局中最常用12-30
• · cadence当中的Assura QRC如何使用？12-30
• · 如何将自己做好的pcell与工艺厂提供的电路单元的参数设置建立起来,方便layoutXL调用12-30
• · run PEX 时没有run LVS12-30
• · cadence软件中数字小键盘不能用的问题12-30
• · Virtuoso Layout12-30
• · FIB在版图中的应如何布局,用探针断开或者连接12-30