smic流片layer mask求助
我们画layout的时候用了23层layer mask。
但是smic说用了29层。
多出来的6层是 AR PW PLL NLL PLH NLH
谁能解释一下? 这6层是什么东西?
谢谢
我们用了DEEP NWELL layer mask
看看design rule文档有没有写这些是来干嘛的
AR is'AA oxide define reverse'
PLL is'PMOS LDD IMPLANT for LOW VDD'
NLL is'NMOS LDD IMPLANT for LOW VDD'
PLH is'PMOS LDD IMPLANT for HIGH VDD'
NLH is'NMOS LDD IMPLANT for HIGH VDD'
PWis'p well'
这些是实实在在的layer mask吗?
看看mask layer里面怎么写的
就像上面这样写的
这些mask的用途就是上面你写的，这些mask你没有画layer，是因为他是用你画的其他layer做逻辑运算得到的。一般来讲，layer，mask，photo三者有很强的关联但是不一定相同。
那full mask流片的时候是否需要制作这6层mask layer?
smic是按mask layer 层来收钱的。
我想搞清楚一点
谢谢
看看 文档，fab专门有人写这些 就是给我们菜鸟看的
Mask有些是通过逻辑运算生成的，不需要版图的时候存在，
你看看Mask Layer文档中有标注
呵呵，你说对了，fab就是通过这些巧妙的把钱给挣了
哈哈哈，是的呀，这些是要做mask的
学习了
需要产生的，因为有逻辑运算，所以这些层也得算钱，认了吧
在mask中一般都有option选项，就是mask可做可不做，这取决于你是否用到特定的器件或者层次，比如DNW。
与之对应的就是必须要做的mask，PW基本所有工艺都会有这层mask，而一般情况下除了高压工艺，PW一般都是用NW的取反实现，也就是说没有对应drawing层。
上面说fab靠这个赚钱的就过分了，并不是fab想要做这层，而是说不做这层工艺根本实现不了或者对工艺有很大影响。fab本身肯定是希望不做这些层次的，这样相对于竞争对手来说就有更低成本从而赢得更多客户。相比于增加这些层次从客户那里赚到的钱，降低成本赢得更多客户明显收益更高。
同意楼上！每一层mask是最终器件形成的必须过程，特定的mask对应特定的process.每个foundry在细节的处理上都是不同的，有时候是考虑更好的性能，但是每个foundry肯定都不会去故意多做。这是常识。基本的process大家都一样。有空的话可以对照process去了解一下每个mask对应的作用。
关于layer,mask,photo。这之间的联系也是一样。Mask和photo直接跟我们的芯片制造成本有关，只有Layer是与layout的直接界面沟通。它会在一定程度上避免一些可以生成出来的mask，以使得用户看起来更加简洁和清晰。可以在熟悉剖面图的前提下来识别不同的Layer和mask。这样会更加事半功倍。
你画得是GDS NO#，制掩膜版用的是MASK NO#，后者部分层次是用你画的层次，运算生成的。要做的。目的不是要挣你钱