原理图修改了衬底电位，版图按照修改后打阱DRC会报错..

小编能不能描述详细点?
原理图中device的接法只受电气连接的限制，跟layout的DRC似乎没有关系，比较可能是你的layout画错了，希望小编提供更详细的信息。

就是从原理图生成器件之后我改了器件的衬底点位（B-S改为B-VDD）..之后打阱的时候有个×，DRC也报错那里有错..然后我今天打算把器件删掉重新pick up from sch...看看会是不是这个原因.结果醒来发现版图没保存好..不见了...还好只是一个小模块..

这描述很不全 是什么管子 没说清楚

是P管..TSMC0.35工艺..我已经重新画版图了...

難以回答的問題 ?

P 管P衬底那么你的P管做Nwell 里面的时候 不叫衬底电位，而是叫体电位，所以有可能对接不同电压的Nwell在size 上有不同要求，这个会在DRC 上有定义，具体见你的DRC rule 对该地方的定义，已经定义电源的地方。
还有一种可能就是 你没话好，层次出问题了 不符合DRCrule 运算规则 误报。

感谢！受教！