微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > 关于hot well或不同电位阱的间距问题请教。

关于hot well或不同电位阱的间距问题请教。

时间:10-02 整理:3721RD 点击:
有经验说hot well比cold well的间距应该更大。
以及design rule上一般规定不同电位阱的间距也比较大,并且往往有经验工程师在不同电位阱之间加ptap(以nwell-psub工艺为例)做隔离,请大虾能否给个明确的解释为什么要这样做?有何潜在风险?是为了防止什么效应?

hot well 表示是 NWELL不等電位 放在一起會形成 NPN寄生結構 如果瞬間兩個NWELL間的 Psubstrate電位往上彈 或是瞬間某一個NWELL電位往下拉 會形成寄生 NPN 導通 如果NWELL截面積很大 衝過去的電流會很可觀 這是很危險的 要拉開距離

请原谅一个我的低级问题,拉开距离在原理上是从哪方面降低NPN导通风险的?

讨论得很深入,学习了

好比一个NPN的三极管,基区拉宽了,增益就降低了,即便偶尔触发导通,只要不形成正反馈,最终也会截至

增大R....

我之前还觉得可能会有潜在的场开启的风险,
这个解释说得长见识了,谢谢

其实这里边一直有一个问题在困扰我,即在一个特定的工艺下,这个寄生三极管的增益能否出现小于1的情况;在这个问题中所提到的寄生NPN也还罢了,假设推及到一个PNPN的LU结构,我理解只要β乘积大于1,那么无论是1.5还是150,在上电的情况下,同样的trigger电流都会造成latch up的导通;如果β能够通过拉开距离达到小于1,fab一定会给出具体的尺寸的,这个对LU是绝对的安全值。
所以我总是想不清这里边的道理,只是觉得常规工艺下β似乎没有能达到小于1的情况,作为layout人员实在是不懂电路了,请楼上和各位高手不吝赐教,我也自己去找找书看。

在某些情况下是可以适当偷一点规则的

想尽办法破坏潜在的寄生效应...
画图只能修改几何结构,通过控制横向参数:避免出现寄生器件(比如寄生的mos);对于npn或者pnp这种天然存在的东西,破坏其基本功能,通过配电的方法,或者破坏base的基本功能(扩大base的厚度,使收集区无法收集到少子);同时还要注意避免发生击穿……抛砖引玉
对于不同的供电系统,解决问题的思想是相同的,但是具体的数值一般不会相同。

设计规则本是为了简化版图设计的。每一条设计规则都有来源,但是这些来源是大杂烩,设计的具体内容非常多,如果画图很多年,建议还是逐一研究一下,都搞懂了之后,再看版图的时候会是一种完全不同的境界。

经典贴 顶一下

当然是为了防止latch up

謝謝分享

谢谢分享

这个贴很有价值,值得讨论一个星期!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top