• · 请问如何做顶层综合12-30
• · placement阶段加入tap cell以后，布通率大大降低12-30
• · 关于encounter 打通孔的问题12-30
• · 关于encounter中grid的问题12-30
• · TetraMAX DRC S1 violations 求指点12-30
• · DC综合常数值信号线被remove掉了，菜鸟求大神带领入门！12-30
• · modlsim后端仿真12-30
• · ICC中Die Area的疑问12-30
• · 数字寄生参数提取相关知识科普——ITF、capTable12-30
• · 请教一下有关IP的相关知识与运用——论坛里少有人谈论IP，特此讨论12-30
• · 版图后对时序有很大影响吗12-30
• · 时序报告的问题12-30
• · 2010年版本DC内存溢出12-30
• · 每日一思412-30
• · icc cts , clock tree level 太深12-30
• · DC综合后的网表文件的静态时序分析和encounter布局后的时序分析差别很大12-30
• · 什么情况下需要bump matrix？与pad连线时，怎样成为只有横竖两种直线？12-30
• · transition 和 capacitance violation 在哪个阶段fix最有效？12-30
• · 后端布线后出现菱形的形状12-30
• · PrimeTime报告不出结果12-30
• · icc中如何查看一条时钟路径？12-30
• · ICC LVS12-30
• · 大家route 一般都走怎样的flow？12-30
• · pt 分析12-30
• · max_fanout 设计规则违反12-30