modlsim后端仿真

只要timing check打开了，那么就该有error ，warning的

OK,thank you！timing check在哪里打开的?

modelsim你反标sdf的菜单里面应该有的，或者在vsim的菜单里面，我印象中有。
我是做后端的，对modelsim使用的不是很多。

好的，我去找找。还有个问题我很疑惑
我刚开始的setuptime slack=1.23ns,holdtime slack=0.067ns（版图后静态时序分析得出的）.去做后仿真时OK，和前仿真一样。但我怕保持时间裕度不够大，于是在encounter里去优化holdtime slack=0.17ns，可是再去做后仿真时却发现后仿真出现了不定态（sdf是min模式）。真是奇了怪了。不知道怎么回事。按理说holdtime slack越大越好。怎么会出现这种情况呢?

这种奇怪的问题，很难debug的，仔细看看你的操作是不是完全一样的

版图生成后在encounter里提取RC参数有三种模式（RC extraction mode:default, detal, CCE）.spef文件用于PT中去做时序分析。你们用的是哪种模式?CCE需要technical file。我用的是detail模式提取RC参数的。我用的工艺是0.35um。之前听说0.18um或以下的工艺需要用QRC或starxt工具来提取参数才准确。用于后仿真的.sdf文件是在PT中生成的。还有我的clk周期是40ns，但在综合时为了得到较好的网表，我把clk周期写为38ns，那等版图生成后去做静态时序分析时是不是该把clk周期改为40ns?

我试了下，条件完全一样，可后仿真却出现不定态。这种情况是不是可能跟激励有关系呀?明显holdslack变大了，按理说后仿真该没问题的！在sdf min模式下后仿真没问题（虽然PT分析holdslack=0.06ns,较小）是不是能确保芯片投片后就没问题了呢?我有点担心。

就是detail。
可以改为40ns的

非常感谢！我估计是激励的问题。刚开始出现不定态时是在test.v里，就是I2C的数据端sdain出现不定态导致其他的信号出现了不定态。而sdain信号是通过激励给出的，激励发出的sdaout信号出现了不定态。我再找找原因。

恩呢，谢谢

也要做后仿了学习一下