微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > placement阶段加入tap cell以后,布通率大大降低

placement阶段加入tap cell以后,布通率大大降低

时间:10-02 整理:3721RD 点击:
采用6T的std cell,在placement阶段加入tap cell以后布通率降低,这种情况正常吗?本着采用6T的std cell节省面积,这样反而起不到节省面积的效果了?

你插了多少tap cell?怎么插的?
一般的tap cell是不占绕线资源的,在power domain区域的always on的tap cell也就只占一点点。

在逻辑部分插入约2500个tap cell(逻辑cell约为20000个),按照stagger spacing pitch 是60um,使用axgArrayTapCell命令添加的!请问这样操作有什么不妥的地方吗?谢谢。

这样操作没什么问题。
axgArrayTapCell是你flow中自己定义的command吧。你看看这个command是怎么定义的。
tapcell是在place之前加的。

你和之前的没加tap cell的再比较下,看还有其他因素影响你的布通率没。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top